¡î¡ïѧУ¼ò½é
¡¡¡¡ÉîÛÚÐÅÓ¯´ïµç×ÓÓÐÏÞ¹«Ë¾ÊÇ1¼ÒרעÓÚµ¥Æ¬»ú¡¢ARM¡¢Ç¶Èëʽ²úÆ·¿ª·¢ºÍ¼¼ÊõÅàѵµÄ¸ßм¼Êõ·þÎñÆóÒµ£¬¹«Ë¾ÏÂÉ迪·¢²¿ºÍ¼¼ÊõÅàѵ²¿¡£¹«Ë¾¿ª·¢²¿Îª¹úÄÚÍâÖÚ¶à¿Í»§¿ª·¢¶à¿î»ùÓÚǶÈëʽµ¥Æ¬»ú¡¢ARMµÈ¼¼ÊõµÄÕûÌ×·½°¸ºÍ¸ßÐÔÄܲúÆ·£¬¼¼ÊõÅàѵ²¿ÌṩÓÅÐãµÄµ¥Æ¬»ú¡¢ARM¡¢Ç¶Èëʽ²úÆ·¿ª·¢¹¤³ÌʦÅàѵ¡£Í¬Ê±ÎªÖڶ๤³Ìʦ£¬¸÷´óʦרԺУÌṩ¸ßÖÊÁ¿µÄʵÑéÆ÷²Ä¼°¼¼ÊõÅàѵ¿Î³Ì£¡
¡¡¡¡°éËæ×ÅÉç»á¾¼Ã·¢Õ¹£¬²úҵתÐÍ£¬ÖйúÒѾ´Ó¡°ÖйúÖÆÔ족תÏò¡°Öйú´´Ô족£¬¿Æ¼¼¼¼ÊõÊǴ˴βúÒµÉý¼¶µÄ´ó¶¯Á¦¡£¹Û²ìϾͿÉÒÔ·¢ÏÖÄ¿Ç°µ¥Æ¬»ú¡¢ARMΪ´ú±íµÄǶÈëʽоƬÒÑÉø͸µ½ÎÒÃÇÉú»î¸÷¸öÁìÓòÖУ¬²¢¸Ä±ä×ÅÎÒÃǵÄÉú»î£¬Óõ¥Æ¬»ú¿ØÖÆʵÏֵIJúÆ·Ëæ´¦¿É¼û£¬ÈçÊýÂë²úÆ·¡¢ °²·À¼à¿Ø¡¢ÒÇÆ÷ ¡¢ÒÇ±í¡¢¼Òµç¡¢»úµç1Ì廯¡¢Æû³µµ¥Ôª¿ØÖÆ¡¢¼°¹¤Òµ¿ØÖƵȺܶ෽Ãæ¡£Òò´Ëרҵµ¥Æ¬»ú¿ª·¢È˲ŲųöÏÖ´ó¹æÄ£µÄȱ¿Ú£¬¾Ýµ÷²éÄ¿Ç°ÎÒ¹úµ¥Æ¬»ú´ÓÒµÈËÔ±Ö»ÓÐ150ÍòÈË£¬ÈËÔ±½ôȱ£»Ëæ×ÅÉç»áµÄ·¢Õ¹£¬µ¥Æ¬»ú´ÓÒµÈËÔ±¸üΪÇÀ¡¤ÊÖ£¬¾Ý²»Íêȫͳ¼Æ£¬µ½2012Ä꣬ÎÒ¹úµ¥Æ¬»úÐÐÒµÈËÔ±ÐèÇ󽫴ﵽ300ÍòÈË¡£¶øѧϰÕÆÎպõ¥Æ¬»ú֪ʶҲÊǽñºóÕÆÎÕ¸ü¸ß¼¶µÄǶÈëʽCPUµÄ±Ø¾Ö®Â·£¬ËùÒÔÐí¶àÈËÆÈÇÐÏ£Íû½øÐÞµ¥Æ¬»úµÄ֪ʶ£¬¿ÊÇóÔڶ̵Äʱ¼äÄÚ¾¡¿ìÕÆÎÕµ¥Æ¬»ú²úÆ·¿ª·¢µÄ»ù±¾¼¼ÄÜ¡£
¡î¡ï ¿Î³Ì¼ò½é
¿Î³ÌÄÚÈÝ | ¿Î³ÌÄ¿±ê | |
È«³Ì¹²XX¿Îʱ£»ÖÜÄ©°àXXÌ죬ȫÈÕÖÆ°àXXÌ죻ʵ¼ù¿¼ºËX´Î£¬±ÊÊÔ¿¼ºËX´Î¡£ | ||
µÚÒ»½×¶Î | Ö÷Òª°ïÖúѧԱÁ˽âFPGAϵͳÉè¼ÆµÄ»ù´¡ÖªÊ¶£¬ÕÆÎÕFPGA×îСϵͳӲ¼þµç·Éè¼Æ·½·¨£¬Ñ§»á²Ù×÷QuartusIIÈí¼þÀ´Íê³ÉFPGAµÄÉè¼ÆºÍ¿ª·¢¡£ | |
1 ¿É±à³ÌÂß¼Æ÷¼þ¼ò½é | ||
2 ¿É±à³ÌÂß¼Æ÷¼þµÄ·¢Õ¹ÀúÊ· | ||
3 FPGA/CPLDµÄ»ù±¾½á¹¹£ºFPGAµÄ»ù±¾½á¹¹£»CPLDµÄ»ù±¾½á¹¹£»FPGAºÍCPLDµÄ±È½Ï£»FPGA/CPLDµÄÉè¼ÆÁ÷³Ì¡£ | ||
4 PLD/FPGAµÄ·ÖÀàºÍʹÓà | ||
5 FPGA¹Ø¼üµç·µÄÉè¼Æ£¨×îСµç·Éè¼Æ£©£ºFPGA¹Ü½ÅÉè¼Æ£»ÏÂÔØÅäÖÃÓëµ÷ÊÔ½Ó¿Úµç·Éè¼Æ£»¸ßËÙSDRAM´æ´¢Æ÷½Ó¿Úµç·Éè¼Æ£»Òì²½SRAM£¨ASRAM£©´æ´¢Æ÷½Ó¿Úµç·Éè¼Æ£»FLASH´æ´¢Æ÷½Ó¿Úµç·Éè¼Æ£»¿ª¹Ø¡¢°´¼üÓë·¢¹âLEDµç·Éè¼Æ£»VGA½Ó¿Úµç·Éè¼Æ£»PS/2Êó±ê¼°¼üÅ̽ӿڵç·Éè¼Æ£»RS-232´®¿Ú£»×Ö·ûÐÍÒº¾§ÏÔʾÆ÷½Ó¿Úµç·Éè¼Æ£»USB2.0½Ó¿ÚоƬCY7C68013µç·Éè¼Æ£»µçÔ´µç·Éè¼Æ£»¸´Î»µç·Éè¼Æ£»²¦Â뿪¹Øµç·Éè¼Æ£»IC×ÜÏßµç·Éè¼Æ£»Ê±ÖÓµç·Éè¼Æ£»Í¼ÐÎÒº¾§µç·Éè¼Æ¡£ | ||
µÚ¶þ½×¶Î | Á˽âÄ¿Ç°×îÁ÷ÐеÄVerilog HDLÓïÑԵĻù±¾Óï·¨£»ÕÆÎÕVerilog HDLÓïÑÔÖÐ×î³£ÓõĻù±¾Óï·¨£»Éè¼ÆһЩ¼òµ¥µÄFPGA³ÌÐò£»ÕÆÎÕ×éºÏÂß¼ºÍʱÐòÂß¼µç·µÄÉè¼Æ·½·¨£»¶ÔVerilog HDLÓïÑÔÓиüÉîÈëµÄÀí½âºÍÈÏʶ¡£ | |
1 Ó²¼þÃèÊöÓïÑÔ¼ò½é £ºVerilog HDLµÄÌص㣻Verilog HDLµÄÉè¼ÆÁ÷³Ì¼ò½é¡£ | ||
2 VerilogÄ£¿éµÄ»ù±¾¸ÅÄîºÍ½á¹¹ £ºVerilogÄ£¿éµÄ»ù±¾¸ÅÄVerilog HDLÄ£¿éµÄ»ù±¾½á¹¹¡£ | ||
3 Êý¾ÝÀàÐͼ°Æä³£Á¿¼°±äÁ¿ | ||
4 ÔËËã·û¼°±í´ïʽ £ºËãÊõÔËËã·û£»¹ØϵÔËËã·û£»Âß¼ÔËËã·û£»°´Î»Âß¼ÔËËã·û£»Ìõ¼þÔËËã·û£»ÒÆλÔËËã·û£»Æ´½ÓÔËËã·û£»Ëõ¼õÔËËã·û¡£ | ||
5 Ìõ¼þÓï¾äºÍÑ»·Óï¾ä £ºÌõ¼þÓï¾ä£»case Óï¾ä£»whileÓï¾ä£»forÓï¾ä¡£ | ||
6 ½á¹¹ËµÃ÷Óï¾ä £ºinitialÓï¾ä£»alwaysÓï¾ä£»taskºÍfunctionÓï¾ä¡£ | ||
7 ϵͳº¯ÊýºÍÈÎÎñ £º±ê×¼Êä³öÈÎÎñ£»·ÂÕæ¿ØÖÆÈÎÎñ£»Ê±¼ä¶ÈÁ¿ÏµÍ³º¯Êý£»Îļþ¹ÜÀíÈÎÎñ¡£ | ||
8 С½á | ||
µÚÈý½×¶Î£ºAltera FPGAÉè¼Æ | ||
1 Altera¸ßÃܶÈFPGA£ºÖ÷Á÷¸ß¶ËFPGA¡ª¡ªStratixϵÁУ»ÄÚǶ¸ßËÙ´®ÐÐÊÕ·¢Æ÷µÄFPGA Stratix GXϵÁС£ | ||
2 AlteraµÄCycloneϵÁеͳɱ¾FPGA £ºÐÂÐͿɱà³Ì¼Ü¹¹£»Ç¶Èëʽ´æ´¢×ÊÔ´£»×¨ÓÃÍⲿ´æ´¢½Ó¿Úµç·£»Ö§³ÖµÄ½Ó¿ÚºÍÐÒ飻ËøÏà»·µÄʵÏÖ£»I/0ÌØÐÔ£»Nios IIǶÈëʽ´¦ÀíÆ÷£»ÅäÖ÷½°¸¡£ | ||
3 AlteraµÄMAX IIϵÁÐCPLDÆ÷¼þ | ||
4 Quartus IIÈí¼þ×ÛÊö £ºQuartus IIÈí¼þµÄÌص㼰֧³ÖµÄÆ÷¼þ£»Quartus IIÈí¼þµÄ¹¤¾ß¼°¹¦Äܼò½é£»Quartus IIÈí¼þµÄÓû§½çÃæ¡£ | ||
5 Éè¼ÆÊäÈë £º½¨Á¢¹¤³Ì£»½¨Á¢Éè¼Æ¡£ | ||
6 ×ÛºÏ | ||
7 ²¼¾Ö²¼Ïß | ||
8 ·ÂÕæ | ||
9 ±à³ÌÓëÅäÖà | ||
10 С½á | ||
µÚËĽ׶ΣºÑ§Ï°FPGA²úÆ·Éè¼ÆºËÐļ¼Êõ¡£ | ||
1 FPGAµÄÓ²¼þÉè¼Æ¼¼Êõ | ||
2 »ùÓÚNios IIµÄS0PCϵͳÉè¼Æ | ||
3 Nios IIµÄS0PCϵͳµÄÉè¼ÆʵÀý | ||
4 ϵͳʱÐòÂß¼Éè¼Æ¼¼Êõ | ||
5 »ùÓÚFPGAµÄIPºËÉè¼Æ¼¼Êõ | ||
6 FPGAµÄÊý¾Ý²É¼¯ÏµÍ³Éè¼Æ | ||
7 »ùÓÚFPGAµÄÓ²¼þ»Ø··ÂÕæÆ÷Éè¼Æ | ||
µÚÎå½×¶Î£ºAlterµÄIP¹¤¾ß | ||
1 IPµÄ¸ÅÄî | ||
2 Alter¿ÉÌṩµÄIP | ||
3 Alter IPÔÚÉè¼ÆÖеÄ×÷Óà | ||
4 ʹÓÃAlterµÄ»ù±¾ºê¹¦ÄÜ | ||
5 ʹÓÃAlterµÄIPºË | ||
µÚÁù½×¶Î£º×ܽá´ðÒÉ£¬ÏîĿʵս¡£ | Óɹ¤³Ìʦ°²ÅÅÏîÄ¿ÖÆ×÷£¬Ñ§Ô±Ò»ÆðÌÖÂÛÑ¡ÏîÄ¿£»Ò²¿ÉѧԱ×Ô´øÏîÄ¿£¬¾¹«Ë¾ÆÀ¹Àºó¿ÉÖ¸ÅÉרÈ˽øÐÐÒ»¶ÔÒ»Ö¸µ¼Íê³É¡£ |
ÒÔÉϾÍÊÇÈí¼þ¿ª·¢Åàѵ¿Î³ÌµÄÈ«²¿ÄÚÈݽéÉÜ£¬ÈçÐèÁ˽â¸ü¶àµÄÈí¼þ¿ª·¢Åàѵ°à¡¢¿Î³Ì¡¢¼Û¸ñ¡¢ÊÔÌýµÈÐÅÏ¢£¬Ò²¿ÉÒÔµã»÷½øÈëÐÅÓ¯´ï¹ÙÍø£¬¶¨ÖÆרÊô¿Î³Ì£¬¿ªÊ¼ÄúµÄѧϰ֮Âá£
ɨ���ά���ע΢��